인텔사가 199 1 에 내놓은 지역 버스 정의 기준. 이 표준을 통해 컴퓨터에 최대 10 개의 PCI 호환 확장 카드를 설치할 수 있습니다. 가장 먼저 제시된 PCI 버스 작동 주파수는 33MHz, 전송 대역폭은 133MB/s(33MHz * 32bit/s) 에 달하며 당시 프로세서의 발전 요구를 거의 충족시켰습니다. 더 높은 성능에 대한 요구가 커짐에 따라 1993 은 64 비트 PCI 버스를 제시한 후 PCI 버스의 주파수를 66MHz 로 높일 것을 제안했습니다. 현재 32 비트 및 33MHz PCI 버스가 널리 사용되고 있으며 서버 제품에는 64 비트 PCI 슬롯이 더 많이 사용됩니다. 구조적으로 PCI 는 CPU 와 원래 시스템 버스 사이에 삽입된 1 차 버스로 브리지 회로에 의해 관리되며 상하부의 인터페이스를 구현하고 데이터 전송을 조정합니다. 관리자는 높은 클럭 주파수에서 높은 성능을 유지할 수 있는 신호 버퍼를 제공합니다. 비디오 카드, 사운드 카드, 네트워크 카드, 모뎀 등의 장치에 연결 인터페이스를 제공하는 데 적합하며 작동 주파수는 33MHz/66MHz 입니다.
PCI 버스 시스템은 PCI 슬롯에 설치해야 하는 PCI 컨트롤러 카드가 필요합니다. 이 슬롯은 현재 슬롯 수가 가장 많은 마더보드 유형입니다. 현재 널리 사용되는 데스크탑 보드에는 ATX 구조 마더보드에는 일반적으로 5 ~ 6 개의 PCI 슬롯이 있고 작은 MATX 보드에는 2 ~ 3 개의 PCI 슬롯이 있습니다. 구현에 따라 PCI 컨트롤러는 CPU 와 32 비트 또는 64 비트 데이터를 한 번에 교환할 수 있으므로 지능형 PCI 보조 어댑터가 버스 마스터 기술을 사용하여 CPU 와 병렬로 작업을 수행할 수 있습니다. PCI 는 두 개 이상의 전자 신호가 버스에 동시에 존재할 수 있도록 하는 멀티플렉싱 기술을 허용합니다.
PCI 버스의 대역폭은 133MB/s 에 불과하기 때문에 사운드 카드, 네트워크 카드, 비디오 카드 등 대부분의 입출력 장치에 충분합니다. , 하지만 점점 더 강력한 그래픽 요구를 충족할 수는 없습니다. 200 1 봄 IDF 에서 인텔은 인텔이 지원하는 AWG(Arapahoe Working Group) 에서 제정한 PCI 버스를 대체하는 3 세대 I/O 기술을 공식 발표했습니다. AWG 는 2002 년 4 월 17 일 3GIO 1.0 에 대한 초안 사양을 공식 발표하고 PCI-SIG (PCI-special interest group) 로 이양했습니다 처음에는 모두 직렬 PCI (문자열의 영향을 받음) 라고 명명할 줄 알았다
ATA) 의 영향이지만, 결국 공식적으로 PCI Express 로 명명되어 고속, 매우 빠르다는 뜻입니다.
2002 년 7 월 23 일 PCI-SIG 는 PCI Express 1.0 사양을 공식 발표했고 2007 년 초 2.0 사양 (Spec 2.0) 을 발표하고 PCI express/kloc/ 현재 메인스트림 그래픽 인터페이스는 PCI-E 2.0 을 지원합니다.
HT 는 HyperTransport 의 약어입니다. HyperTransport 는 기본적으로 메인 보드 집적 회로의 상호 연결을 위해 설계된 종단 간 버스 기술로 칩 간 데이터 전송 속도를 높이기 위해 설계되었습니다. AMD 플랫폼에서 HyperTransport 기술을 사용하면 AMD CPU 와 마더보드 칩 사이의 연결 버스 (마더보드 칩셋이 남북 브리지 아키텍처인 경우 CPU-북교) 또는 HT 버스를 의미합니다. 인텔 플랫폼의 프런트 사이드 버스 (FSB) 와 비슷하지만 인텔 플랫폼은 아직 채택되지 않았습니다.
HyperTransport 기술은 이미 HT 1.0, HT2.0, HT3.0 및 HT3. 1 이 있는 사양에서 사용되고 있습니다.
초전송 기술.
HyperTransport 는 AMD 가 K8 플랫폼을 위해 특별히 설계한 고속 직렬 버스입니다. 그것의 발전 역사는 1999, 이전의' LDT 버스' (번개 데이터 전송) 로 거슬러 올라갈 수 있다. 200 1 7 월, 이 기술은 ga 되었으며 AMD 도 HyperTransport 로 이름을 변경했습니다. 이후 Broadcom, Cisco, Sun, NVIDIA, ALi, ATI, Apple, Transmeta 등 많은 기업들이 이 새로운 버스 기술을 채택하기로 결정했고 AMD 도 이 기회를 통해 HyperTransport 를 구성했다
기본적으로 HyperTransport 는 현재의 PCI Express 와 매우 유사합니다. 포인트 투 포인트 단일 이중 전송 회선, 간섭 방지 LVDS 신호 기술 도입, 명령, 주소, 데이터 신호 * * * 공유 데이터 경로, DDR 양방향 에지 트리거 기술 지원 등이 있습니다. 하지만 그것들은 용도가 완전히 다릅니다. PCI Express 는 컴퓨터의 시스템 버스입니다. HyperTransport 는 두 칩 간의 연결로 설계되어 프로세서 대 프로세서, 프로세서 대 칩셋, 칩셋의 남북 다리, 라우터 제어 칩 등이 될 수 있습니다. 컴퓨터 시스템의 내부 버스 범주에 속한다.
1 세대 HyperTransport 는 200MHz— 800MHz 범위의 작동 주파수 100MHz 로 스테핑이 가능합니다. DDR 기술을 채택한 HyperTransport 의 실제 데이터 인센티브 주파수는 400 MHz- 1.6 GHz 이며 가장 기본적인 2-2 비트 모드는100mb/s-400 을 제공합니다 400MHz 에서 양방향 4 비트 모드의 버스 대역폭은 0.8 GB/ s 이고 양방향 8 비트 모드의 버스 대역폭은 1.6 GB/ s 입니다. 두 번째 800MHz 에서 양방향 8 비트 모드의 버스 대역폭은 3.2 GB/ s, 양방향 16 비트 모드의 버스 대역폭은 6.4 GB/ s, 양방향 32 비트 모드의 버스 대역폭은 12.8 GB/ s 입니다
2004 년 2 월 HyperTransport technology alliance 는 HyperTransport 2.0 사양을 공식 발표했습니다. 이중 데이터 기술로 인해 주파수가 1.0GHz, 1.2GHz 및 1.4GHz, 양방향1으로 상승합니다. 인텔 915g 아키텍처의 프런트 사이드 버스는 6.4 GB/ s 입니다.
현재 AMD 의 S939 Athlon64 프로세서는 1Ghz 수퍼 전송 버스를 지원하고, 최신 K8 칩셋은 이중 16Bit 의 1GHz 수퍼 전송을 지원하여 프로세서와 노스 브리지 칩 간의 전송 속도를 달성합니다
2007 년 6 월 165438+ 10 월 19 일 AMD 는/kloc-를 제공하는 HyperTransport 3.0 버스 사양을 공식 발표했습니다 32 비트 채널에서 단방향 대역폭은 최대 20.8GB/s 의 전송 효율성을 지원합니다. DDR 기능을 고려할 때 버스 전송 효율성은 전례 없는 4 1.6GB/s/s 를 달성할 수 있습니다.
HT 3.0 버스는 또 다른' Un-Ganging' 이라는 새로운 기능을 지원하여 실행 중 hypertransport 버스 시스템이 운영 모드를 동적으로 조정할 수 있도록 합니다. 이 기능은 RX780, RD780, RD790 을 포함한 AMD 칩셋이 모두 지원하는 SMT 동시 멀티스레드 기술을 갖춘 서버 시스템에 분명히 도움이 됩니다.
HTC 는 2008 년 8 월 9 일 새로운 버전의 HyperTransport 3. 1 및 HTX3 를 발표해 지점 간 짧은 대기 시간 버스 기술의 속도를 3.2GHz 로 높였습니다.
현재 HT 3.0 의 최고 속도는 2.6GHz 에 불과합니다 (예: AMD 의 주력 쿼드 코어 프로세서인 Phenom X4 9950 BE). 3.2GHz 로 속도를 높인 후 DDR (double data rate) 과 결합된 HT 3. 1 은 최대 6.4GB/s 의 데이터 전송 속도 (3.2GHz X 2 DDR 이 2 배 속도로 전송되기 때문) 를 제공하며 32 비트 대역폭은 5/kloc 에 이릅니다
실제로 HT 3. 1 사양 * * * 은 2.8GHz, 3.0GHz, 3.2GHz 의 세 가지 속도를 정의하며 누적 대역폭은 23% 증가했습니다. 또한 핵심 아키텍처, 전력 관리 및 통신 프로토콜은 이전 버전과 일치합니다.
둘 다 전송 인터페이스에 해당하며, 오버클럭킹은 하드웨어 자체의 업무와 관련이 있으며 두 인터페이스와는 무관합니다.