가장 자세한 답변을 드리겠습니다.
]PE 엔지니어에는 프로세스 엔지니어 (프로세스 엔지니어, 프로세스 엔지니어) 와 제품 엔지니어 (제품 엔지니어) 의 두 가지 유형이 있습니다. 전자는 제품 제조 공정의 설계 및 구현을 담당합니다. 후자는 제품 설계 및 개발을 담당합니다. 프로젝트 엔지니어 (Project Engineer) 는 주로 프로젝트 개발 진행, 재무, 프로젝트 조정 및 프로젝트 관리에 중점을 두고 있으며 일반적으로 PE 라고 하지 않고 프로젝트 관리자라고 합니다.
DIP 는 전자 부품의 패키지 형태이며 일반적으로 "듀얼 인라인" 으로 번역됩니다. 영어는 듀얼 인 라인 팩입니다. 일부 집적 회로 및 플러그인은 이러한 패키지를 사용합니다. SMT 는 표면 장착 기술인 SurfaceMountTechnology 로, 핀이 PCB 를 통과하지 않고 납땜판에 붙는다. DIP 는 핀이 길고 PCB 를 통해 설치해야 하기 때문에 SMT 자동 장착된 장치를 사용하여 설치할 수 없으며, 현재 일반 PCB 에 DIP 캡슐화된 부품이 많지 않기 때문에 일부 제조업체는 수동 설치 방법을 사용합니다. 이것이 DIP 수동 삽입기, DIP 수동 삽입이라고도 합니다.
DIPf\ 패키지 칩 패키지는 기본적으로 PCB (인쇄 회로 기판) 천공 설치에 적합한 DIP(Dual ln-line Package) 패키지를 사용하여 케이블 연결 및 운영이 편리했습니다. DIP 패키지의 구조는 다층세라믹 듀얼 인라인 DIP, 단일 세라믹 듀얼 인라인 DIP, 지시선 프레임 DIP 등 다양합니다. 그러나 DIP 패키지 형식 패키지 효율은 매우 낮습니다. 칩 면적과 패키지 면적의 비율은 1: 1.86 이므로 패키지 제품의 면적이 크고 메모리 PCB 보드의 면적이 고정되어 있으며 패키지 면적이 클수록 메모리에 설치된 칩 수가 적을수록 메모리 용량은 작아집니다. 동시에 패키지 면적이 크면 메모리 주파수, 전송 속도, 전기 성능 향상에 영향을 줍니다. 이상적으로 칩 면적과 패키지 면적의 비율은 1: 1 이 가장 좋지만, 패키지가 진행되지 않는 한, 패키지 기술이 발전함에 따라 이 비율은 점점 가까워지고 있습니다. 현재는 1: 1.14 의 메모리 패키징 기술이 있습니다.